LatticeECP ( EConomy Plus) FPGA 将高效的FPGA 结构和高速的专用功能集于一身。 LatticeECP-DSP ( EConomy Plus DSP )是其中的第一个产品系列 , 它在芯片上集成了专用的高性能DSP块 。 LatticeEC ( EC onomy) 系列具备 LatticeECP 器件的所有通用功能,但不含专用的功能模块,可进一步降低系统成本。 LatticeXP 器件将非易失的 FLASH 单元和 SRAM 技术组合在一起,提供了支持 “ 瞬间 ” 启动和无限可重复配置的单芯片解决方案。 一个分布在 LatticeXP 器件中的 FLASH 单元阵列存储器件的配置。 在上电时,该配置在 1 毫秒内从 FLASH 存储器中被传送到配置 SRAM 中,提供了瞬时上电的 FPGA 。 此外, LatticeXP 器件通过取消了外部配置位流和提供了非易失的安全特性,提供了安全保障。跨越式可编程逻辑器件( PLD )的 MachXO 系列将 CPLD 和 FPGA 的特性组合在一起,为诸如总线桥接、总线接口和控制等应用提供了最佳的服务。传统上,这些应用采用 CPLD 或者低容量的 FPGA 来实现。 详情请访问 www.latticesemi.com.cn 。
参赛资格
凡业界所有工程师和就读于中国所有大学的本科或研究生院全日制在校学生均有资格参加。 Lattice 或 Lattice 代理商公司 任何雇员及其直系亲属 ( 包括父母、子女或配偶 ) 均不得参加。参赛者可以个人或小组名义参赛。
报名及参赛文稿提交
主办单位由 2005 年 11 月 9 日至 2006 年 5 月 31 日接受报名。有意参赛者请下载报名表格,完整填写所须信息发送到相关人( Deve , Grey )。报名成功者可获得 Lattice 公司下属代理商提供的软件和所需 datasheet 一份。
参赛者须于 2006 年 5 月 31 日 前提交参赛作品文稿。每个参赛者或参赛小组可提交多份参赛文稿,但每份参赛文稿必须附有一份参赛表格。
竞赛规则
每一份参赛文稿英文或中文 (GB 码 ) 需同参赛表格一并提交。参赛作品必须是参赛者独自设计的原创性作品,必须采用 LATTICE 的 FPGA 作为设计主题 。采用 Word 格式的参赛文稿文档,包括: (1) 不超过 8000 字的文字说明,介绍参赛作品的设计思路; (2) 电路图及方框图,格式请参考<Lattice设计大赛稿件格式要求及范例>。
关于竞赛
大赛评审委员会将于 2006 年 6 月 1 日 起对所提交的参赛作品进行评选,从所有符合比赛规则的参赛作品中选出冠亚季军。
设计应着重包括以下四大类电子专业应用 :
通信
计算机
消费电子
工控及医疗
以下是本次比赛的评分标准:
评比内容
技术水平 ( 选用最合适的组件特显 LATTICE 的 FPGA 的特性来完成最佳的设计 )
创意
实用性 ( 适合批量生产 )
获奖公布方式
大赛获奖者名单将于 2006 年 6 月 28 日 在 EDACN 网站 (www.edacn.net) 上公布。主办单位也会另行在第一时间发出电子邮件通知获奖者。
奖项
Lattice 电子设计大赛奖项设置如下:
一等奖 1 名,奖金 8000 元人民币及证书
二等奖 3 名,奖金 4000 元人民币及证书
三等奖 15 名,奖金 800 人民币及证书
另外 2006.1 - 2006.5 ,每月评选 “ 月度最佳设计奖 ” 一名,奖金 800 元人民币。获此奖项的作品可以继续角逐一、二、三等奖 。所有奖金的所得税由得奖者承担,主办单位恕不负责 。
大赛专家组负责评奖工作,获奖论文将刊登在 Lattice 网站和刊物上。
EDACN 网站联系方式
Deve
EDA中国门户网站及EDA专业论坛
Email: deve@edacn.net
Lattice 公司大赛热线
Grey Zhuang
Lattice Shenzhen Office
电话 : (0755) 8835-4326;(86)136-0301-3306
Email: grey.zhuang@latticesemi.com
访问Lattice网站并简单注册后可以下载ispLEVER Starter软件及license
索取完整的ispLEVER软件或者有其他商务问题可以直接联系当地Lattice代表处及代理商
传媒与艺术国家级实验教学示范中心(黄冈师范学院)